• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1986004686A1
    申请号:PCT/JP1986/000039
    申请日:1986-01-31
    公开日:1986-08-14
    发明作者:Ikuo Kawaguchi；Masaaki Inadachi；Shuji Kikuchi
    申请人:Hitachi, Ltd.；
    IPC主号:G01R31-00
    专利说明:
    [0001] 明 細 書
    [0002] テストパターン発生装置
    [0003] 技 術 分 野
    [0004] 本発明は L S I等の半導体試験装置に係り、 特にマイクロプ 口セッサ等の試験に使用される長大な数のテストパターンを高 速で発生するに好適なテストパターン発生装置に関する。
    [0005] 背 景 技 術
    [0006] 一般に、 マイク口プロセッサ等のロジック L S Iの試験に際 しては、 予めテストパターンを試験装置のメモリに格鈉してお き、 これを高速で読み出すことによってテストパターンを発生 している。
    [0007] 近年、 マイクロプロセッサの高速化 ·高機能化に伴い、 その 試験には長大な数のテストパターンを非常な高速で発生させる ことが必要となってきている。 低速で大容量を持つメモリを用 いそ高速にテストパターンを読み出すための最も有効な手段と してインターリーブ動作が知られている。 この手法を採用した テストパターン発生器として、 例えば特開昭 54— 128646号公報 に開示された装置が知られる。 通常、 ロジック L S I等の試験 においては、 テストパタ一ンの頫次読み出しに限らず、 同一の テストパターンを繰り返し読み出す機能や読み出し頫序を分岐 させる機能等が必要とされる。 先の従来例では、 これらの機能 をもたせる為、 低速大容量メモリをインターリーブ動作させ、 この出力を髙速小容量メモリに格納し、 ここで繰り返し読み出 しゃ分岐読み出し等を行なう構成となっている。 しかし、 この 構成では、 高速メモリの容量を越えての分岐が不可能である等、 テストパターンを完全に任意の頫序で読み出せるものではない。
    [0008] 発 明 の 開 示
    [0009] 本発明の目的は、 長大な数のテストパターンを任意の頫序で 高速に読み出し発生することが可能なテストパターン発生装置 5 を提供することにある。
    [0010] 本発明は、 インターリーブ動作する低速大容量メモリの他に、 高速小容量メモリを設け、 このメモリに分岐後のテストパター ンを予め記憶させておき、 順次テストパターンを読み出す時は 低速大容量メモリから読み出し、 読み出し煩序に分岐が生じた0 時には高速小容量メモリに切り換え、 苒ぴ低速大容量メモリか ら読み出し可能となるまで高速小容量メモリからテス卜パター ンを読み出すようになしたことを特徴とする。
    [0011] . 図面の箇単な説明 .
    [0012] ' 第 1図は本発明によるテストパターン発生装置の一実施例を5 示す全体構成図、 第 2図は第 1図に示すメモリ内に格納した情 報の説明図、 第 3図は第 1図に示す装置の動作説明図、 第 4図 は第 1図に示す低速メモリ側の詳細構成図、 第 5図は第 4図に 示す回路の詳細動作説明図、 第 6図は第 1図に示す高速メモリ 側の詳細構成図、 第 7図は第 6図に示す回路の詳細動作説明図、 0 第 8図は W A I T数の算出説明図、 第 9図は本発明の他の実施 例を示す構成図、 第 1 0図は第 9図に示す装置の動作説明図で ある。
    [0013] 発明を実施するための最良の形態 以下、 本発明の一実施例を図面を参照して説明する。
    [0014] 5 第 1図はテストパターン発生装置の全体構成図である。 テス トパターン発生装置は、 本実施例では 4個の低速大容量メモリ 11， 12， 13, 14と高速小容量メモリ 50とからデータを読み出す 為に、 低速大容量メモリ 11， 12, 13, 14をインターリーブ動作 させるインターリーブ制御器 20及び選択器 61と、 読み出しに分 岐が生じた場合に高速小容量メモリ 50からデータを読み出すよ うに制御する高速メモリアクセス制御器 40とを備え、 更に、 分 岐時に、 再び低速大容量メモリ 11， 12, 13, 14からのデータ読 み出しが可能となるまでの間、 データ読み出しを低速大容量メ モリ 11， 12, 13, 14側から高速小容量メモリ 50側に切り換えて おく切換制御器 30及び選択器 62を備えている。
    [0015] 第 2図に、 低速大容量メモリと高速小容量メモリに格納され るテストパターン例を示す。 第 2図に示すテストプログラムは、 各メモリ 11， 12, 13, 14, 50に格納されるテストパターンと、 その読み出し頗序を制御するシーケンス命令とからなる。 こ'こ で、 シーケンス命令の NO Pは続くアドレスに進む事を指示し、 J UMPは分岐を指示している。 第 2図の例では、 アドレス 0 → 1→ 2→9→ 1 3→ 14→ 1 5→…の頫で各々に対応したテ ストパターンが読み出し発生される。 このようなテストパター ンを第 1図に示した実施例に格鈉する場合、 第 2図に示すよう になる。
    [0016] 即ち、 低速メモリの場合はインターリーブ動作を行なうため、 低速大容量メモリ 11， 12, 13， 14の煩に、 アドレス 0， 1， 2， 3に各々対応したテストパターンが格納される。
    [0017] また、 高速メモリは分岐時にのみ使用されるので、 テストプ ログラムの J UMP命令に対応した分岐先のテストパターン、 図示の例ではアドレス 9， 1 3のテストパターンが格納される。 さらに、 高速メモリからの読み出しは、 分岐実行後に再び低速 メモリからの読み出しが可能となるまで続くようにしてある。 つまり、 第 1図に示した実施例では、 低速メモリの 4ウェイィ ンターリーブを行なっているため、 分岐実行後、 最長の場合で も 4サイクル後には低速メモリからの読み出しが可能である。 そこで本実施例では、 高速メモリに、 分岐後 3'サイクル分のテ ストパターンを格鈉しておく。 第 2図に示したように、 テスト プログラム中、 アドレス 9の分岐と、 アドレス 1 3への分岐が 存在するため、 高速メモリにはアドレス 9への分岐に対応し、 アドレス 9， 1 0 , 1 1のテストパターンを格鈉し、 アドレス 1 3への分岐に対応し、 アドレス 1 3， 1 4， 1 5のテストノヽ0 ターンを格鈉する。
    [0018] この構成によリ、 連続したァドレスよリ順次デ タを読み出 す場合は、 インターリーブ動作する低速大容量メモリから読み 出し、 分岐が生じた場合には、 再び低速大容量メモリからデー タを読み出せる状態になるまでの間、 高速小容量メモリからデ ータを読み出す。 この読み出し動作を第 3図により説明する。 第 2図に示すテストプログラム例に従つて発生されるァドレ ス0→ 1→2は連続したアドレスであるため、 各々低速メモリ 11， 12， 13と煩にアクセスを行なう。 次のアドレス 9は分岐が 生じたため、 低速メモリは待ち状態 （W A I Tサイクル） とな リ、 高速メモリ 50側に切り換えてアクセスを行なう。 次のアド レス 1 3も分岐であるため、 引き続き高速メモリ 50よリアクセ スする。 次に読み出すべきテストパターンはアドレス 1 4のものであ る。 ここで読み出し可能な頫番にある低速メモリは低速大容量 メモリ 14であるが、 この低速大容量メモリ 14内にはァドレス 1 4に対応したテストパターンは格納されていない （第 2図参照） 。 従って、 髙速小容量メモリ 50から引き続きアドレス 1 4のテ ストパターンの読み出しが行なわれる。
    [0019] 次に読み出すべきアドレス 1 5に対応したテストパターンは、 低速大容量メモリ 14内に格納されている。 従って、 このサイク ル以後は、 再び低速大容量メモリ側からテストパターンを穎次 読み出すことが可能となる。 そこで、 アドレス 1 5， 1 6， 1 7， …は、 低速大容量メモリ 14 , 11， 12 , …から傾に読み出す。 ここで低速メモリはインターリーブ動作しているため、 テスト パターンの出力はァ.クセス開始より数サイクル分遅れることに なる。
    [0020] このように本発明 特徵は、 低速メモリからの読み出しが可 能か否かの判断と、 その切り換え制御にある。
    [0021] なお第 1図において、 100 はインターリーブ制御器 20， 切換 制御器 30及び高速メモリアクセス制御器 40に供給されるク口ッ ク信号、 111， 112， 113 , 114はそれぞれ低速大容量メモリ 11， 12 , 13， 14からの出力データ、 120 はインターリーブ制御器 20 に供給されるアドレス信号、 121， 122 , 123 , 124はインターリ ーブ制御器 20から各低速大容量メモリ 11， 12， 13， 14へのアド レス信号、 129 はインターリーブ制御器 20から選択器 61への選 択信号、 130 は切換制御器 30に供耠される切換制御信号、 131， 132 は切換制御器 30からインターリーブ制御器 20及び高速メモ リアクセス制御器 40への切換信号、 133 は切換制御器 30から選 択器 62への選択信号、 140 は高速メモリアクセス制御器 40に供 給される圧縮アドレス信号、 141 は高速メモリアクセス制御器 40から高速小容量メモリ 50へのアドレス信号、 150， 161はそれ ぞれ高速小容量メモリ 50， 選択器 61からの出力データ、 162 は 選択器 62からの出力データである。
    [0022] 第 4図は第 1図に示す低速メモリ側の詳細構成図で、 第 5図 はその動作説明図である。
    [0023] 4ウェイインターリーブ動作を行なう低速大容量メモリ 11， 12， 13， 14は、 通常 1サイクルづっアクセスタイミングがずれ るので、 各メモリ 11〜14には各々アドレスを保持するレジスタ 23〜26を設けている。 そして選択器 61は低速大容量メモリ 11〜 14からの.出力 111〜114を頗に選积出力する。
    [0024] レジスタ 23〜26及び選択器 61の制御は、 本実施例では 4ゥェ ィインタ二リーブ動作であるため、 2ビッ トのカウンタ 21によ り行なう。 レジスタ 23〜26への口ードイネ一ブル制御信号 125 〜： 128 は、 カウンタ 21の出力をデコーダ 22でデコードしたもの である。 選択器 61への選択信号 129 は、 カウンタ 21の出力をデ ィ レイレジスタ 27により遅延させたものである。 そして、 カウ ンタ 21へのカウントイネ—ブル信号 131 を制御することにより、 低速メモリのインターリーブ動作を待ち状態 （W A I Tサイク ル） にする。
    [0025] 第 6図は第 1図に示す高速メモリ制御側及び切換制御器 30の 詳細構成図で、 第 7図はその動作説明図である。 前述したよう に、 4ウェイインターリーブ動作を行なう本実施例では、 分岐 後において、 最長の場合は 3サイクルまで連続して高速メモリ からテストパターンのデータが読み出される。 このため、 高速 メモリを 3つの高速メモリ 51， 52 , 53で構成し、 各高速メモリ 51 , 52， 53の出力を、 分岐後サイクルを追う毎に選択器 43によ り順次選択するようにしてある。 これらの高速メモリ 51， 52 , 53は、 レジスタ 41によってアドレス指定され、 レジスタ 41は分 岐が生じるたびに J U M P信号 130- 2 (本例では、 この信号が 第 1図の信号 132 に対応する） によって次の圧縮アドレス 140 にその内容が更新される。 圧縮ァドレスは各々の分岐命令に対 応している。
    [0026] なお、 第 6図に示す回路では、 上述のように高速メモリ 50を 3つの高速メモリ 51， 52， 53で構成した関係上、 第 1図には示 していない高速メモリ出力選択回路 40， を追加している。
    [0027] カウンタ 42は選択信号 142 により選択器 43の選択指定を行な い、 分岐が生じる度に J U M P信号 130- 2 によってクリャされ るものである。 ディ レイレジスタ 44は高速メモリ 51， 52， 53の 出力 151， 152 , 153 のタイミング、 つまり選択器 43の出力 154 のタイミングを前述の低速メモリの出力タイ ミングとそろえる ためのものである。
    [0028] 切換制御器 30のダウンカウンタ 32は、 通常の状態において 0 を出力している。 また、 一 1 Z P A S S回路 33は、 ダウンカウ ンタ 32の出力 134 が 0の時はそのまま 0を出力し、 それ以外の 時は一 1 した値を出力する。 分岐が生じた場合、 もしダウン力 ゥンタ 32の値が 0ならば、 ァダー 31はその分岐固有の W A I T 数 130- 1 をそのままダウンカウンタ 32にロードし、 ダウンカウ ンタ 32はそれ以後のサイクルで値が 0になるまでダウンカウン 卜する。 分岐時に、 もしダウンカウンタ 32の出力値 134 が 0で なかったならば （連続分岐時） 、 その値から一 1 した値に分岐 固有の WA I T数をァダー 31で加えた値をダウンカウンタ 32に ロードする。 このダウンカウンタ 32の値が 0の時、 0検出信号 135 (第 1図のカウントイネーブル信号 131 と同一信号） が出 力される。 この 0検出信号 135 を用いて高速メモリと低速メモ リの切り換えを行なう。 ディ レイレジスタ 34はメモリの出カタ イミングと切換タイミングをそろえるためのものである。
    [0029] 第 8図は第 6図及び第 7図で用いた分岐固有の W A I丁数の 算出方法を示した説明図である。 一例として本実施例では 4ゥ エイインターリーブを示したので、 ここでは N-4である。 ま ' た、 アドレス 2からアドレス 9への分岐は、 K= 2， 'L = 9で あるから、 分岐に固有の WA I T数は、
    [0030] N- C CL - (K+ 1) ] /N] mod
    [0031] =4 - [ [ 9 - (2 + 1) ] / ] mod
    [0032] = 4 - [6/4] mod =4 - 2 = 2
    [0033] である。 ここで [AZB] mod は、 Aを Bで割った剰余を示し ている。
    [0034] 本実施例では、 一 1 ZP A S S回路 33とァダー 31を使用して WA I T数を補正することにより、 連続した分岐を可能として いる。 連続分岐時の補正した WA I T数は、
    [0035] 補正 WA I T数 = 残り WA I T数一 1 +固有 WA I T数 で与えられる。 第 6図及び第 7図で説明したように、 この補正 WA I T数は実時間で計算するものであり、 これによつて、 連 続分岐もダミ一サイクルなしに実行可能であることが第 6図及 び第 7図の説明よリ明らかである。
    [0036] 本実施例ではインターリーブ数を 4ウェイとしたが、 これに 限るものではない。 インターリーブの制御方法も本実施例に限 定されるものではない。 また高速メモリとして本実施例では 3 サイクル分のテストパターンを読み出すために、 3つのメモリ を並列にアクセスする方法を示したが、 これに限定されること なく 1つの高速メモリのアドレスビッ トによって区別してもよ い 0 '
    [0037] 本発明によれば、 テストパターンを格納した低速大容量メモ リを Nウェイインターリーブ動作させ、 高速メモリに分岐後の テストパターンを予め格納しておいて分岐が生じた時に高速メ モリから必要なテストパターンを読み出すようにしたので、 速大容量のパターンバッファを得ることができる。 また、 分岐 · が生じて 速メモリからのパターンの読み出しがあった時、 低 速大容量メモリからのパターンの読み出しが可能となるまで、 引き続き高速メモリからのパターンの読み出しを可能としたの で、 ランダムなアクセスを行なってもダミーサイクルを生じる ことはなく、 しかもバッファの容量が 1 Z Nに減少することも ない。
    [0038] さて、 上記実施例の考え方に基づいてアルゴリズミックパタ ーン発生装置の実現も可能である。 以下、 それについて説明す る。 第 9図はアルゴリズミックパタ一ン発生装置の実施例を示 す構成図、 第 1 0図はその動作説明図である。 即ち第 9図の実 施例は、 アルゴリズミックパターン発生器 （以下 A L P Gと略 す） の出力パターンを一度バッファメモリに展開して蓄え、 か つこの組合せを複数台用いてインターリーブ動作させることに より、 ダミ一サイクルの発生なしに高速パターン発生を可能に したものである。
    [0039] 第 9図の実施例は、 3個のアルゴリズミ ックパターン発生ュ ニッ ト P G 1， P G 2 , P G 3を持つ。 この 3個の P G 1， P G 2 , P G 3はインターリーブ制御方式によって動作する。 P G 1〜P G 3は、 コントロール回路 （CT L) 207〜209， A L P G201〜203, カウンタ 210〜212， メモリ （P D B) 204〜206 より成る。
    [0040] アルゴリズミ ックパターン発生装置は、 P G 1〜： P G 3以外 に、 C PU215 ， メモリ 216 ， 共通バス 249 ， インターフエ一 ス （ I ZF) 214 ， マルチプレクサ （MUX) 213 を持つ。 P G 1〜P G 3と C PU215 ， 'メモリ 216 とは、 共通バス 249 及 び I /F214 を介して、 データ及び制御信号の相互の交信を行 なう。
    [0041] 第 1 0図は、 P G 1〜P G 3内のデータ展開用のメモリ （P DB) 204〜206への書き込み、 読み出しにおけるインターリー ブ動作のタイムチヤ一トを示す。
    [0042] P G 1〜P G 3は同一構成より成るため、 P G 1を代表して 詳細に説明する。 AL P G201 は、 マイクロプログラム制御方 式によってアルゴリズミックパターンを出力する。 P D B204 は、 AL P G201 から発生したアルゴリズミ ックパターンを格 鈉する。 カウンタ 210 は、 P D B 204 のアドレス指定用カウン タである。 CT L 207 はカウンタ 210 ， AL P G201 ， MUX 213 を制御する。
    [0043] 更に、 低速クロック （CK— L) 244 ， 高速クロック （CK 一 H) 245 を外部から選択的に入力せしめるようにした。 低速 クロックは書き込みクロックとして使用し、 高速クロックは読 み出しクロックとして使用する。
    [0044] フィードバックループを有する A L P Gでは、 ダミーサイク ル防止の点からパイプライン構成による高速化は困難とされて いる。 そのため、 先ず最初に低速クロック （CK— L) 244 を 用いて AL P G201 を動作させ、 その出力パターン 217 を P D B 204 に格納する。 このときの P D B 204 の格鈉アドレス 238 は、 予めクリア入力 （C L R) 229 によリクリアされている力 ゥンタ 210 の出力 238 を先頭アドレスとし、 低速クロック （C K一 L) 244 によって頫次加算されるカウンタ出力をァドレス -として A L P Gの出力が入力されることとなる。 このときの最 終アドレスは、 C P U 215 から I ZF214 を通じてカウンタ 21 0 の L D入力から与えられており、 カウンタ値がこの値に一致 したとき、 カウントアップ信号 （C/U) 235 が出力される。 このカウン トアップ信号 （C/U) 235 は、 CT L 207 を通じ て AL P G201 の制御信号 226 を出力し、 AL P G201 のデー タ出力を停止させる。 この動作と同時に CT L 207 はクリア信 号 229 を発し、 カウンタ 210 をクリアすると同時に、 カウンタ 210 へのクロック入力を低速クロック 244 から髙速クロック 24 5 に切り換え、 P D B 204 を切換信号 252 により読み出しモー ドに切り換える。 これ以後、 P D B 204 は高速クロックで動作 するカウンタ 210 の出力ア ドレス 238 に従って、 AL P G出力 パターンデータを P D B 204 から出力することとなる。 一般的 に、 複雑な構成を持つ AL P G201 に比べ、 単鈍にデータを読 み出すだけの P DB 204 は、 数倍の速度で動作が可能である。
    [0045] P G 2 , P G 3についても全く同一動作を実行するが、 P G 1， P G 2， P G 3は、 各々インターリーブ動作するために、 AL P G動作時間を 2等分した位相で実行開始するものである。 第 1 0図はその'動作タィミングを示すものであリ、 本実施例は AL P G動作速度に対し、 P D B動作速度が 2倍の場合を示し たものである。 即ち、 P D Bへの書き込み時間を t w， P D B からの読み出し時間を t rとし、 t w= 2 t rとする。 P G 2 は P G 1より t wZ 2遅れた点からスタートし、 P G 3は更に t wZ 2遅れた点からスタートする。
    [0046] 以上のようにして、 PD B 204〜206からの出力を、. マルチプ レクサ MUX213 を頫次切り換えることにより、 連続的'に P D Bの読み出し速度でアルゴリズミックパターン出力 250 を得る ことができる。
    [0047] このとき、 P G 1に着目すると、 最初の P DB 204 の出力後、 次に発生する A L P G201 の出力パターンは、 P D B 204〜206 で発生させたステップ数の次からのパターンを発生させること が必要となるため、 P G 1の t rの時間に AL P G 201 内のレ ジスタ等に必要なデータを C P U215 から書き込んでいる。 ァ ルゴリズミックなパターンは、 決められた手煩に従って濱算時 の処理を行なって発生させるものであり、 第 1 0図のような動 作の実行前に、 各 A L P G201〜203に対し、 各々の t rの期間、 どのようなデータを与えれば P D B 204〜206の容量で与えられ るステップ数を飛越えた途中からの P D B分だけのパターン発 生を行なわせることは可能である。
    [0048] 結局、 （n X t r) ≥ t wとなる最少の n ( n = 2 , 3， -) に対し、 P Gの必要個数は n + 1となることがわかる。
    [0049] なお、 以上の説明では t r期間での AL P G内レジスタ等へ のデータ書き込みを C PUから行なっているが、 AL P G自身 で内部的にこれを行なうことも可能である。 一方、 本実施例に は示していないが、 パターン発生速度の遅い場合には、 本実施 例のような （AL P G + P D B) といった、 いわばハイブリツ ド形ではなく、 直接 A L P G出力を P G出力とできるようなデ ータ出力経路を持たせることが考えられ、 更に、 カウンタ 210 〜212 もアップカウン卜ではなく、 ダウンカウントであっても 同様な動作が可能である。
    [0050] ' 本実施例で使用した P D Bは、 一般的なロジック L S I試験 用のランダムパターンデータを格納 ·発生するメモリとして用 いることが可能であり、 メモリ L S I， ロジック L S I兼用の パタ一ン発生システムとしても使用できるものであり、 応用範 囲に広いものである。
    [0051] 産業上の利用可能性
    [0052] 本発明によれば、 ダミーサイクルの発生のない高速のテスト パターンが発生でき， 高速メモリの試験が可能となる。 このと き、 第 1図の実施例で示した低速大容量メモリ、 あるいは第 9 図の実施例で示したアルゴリズミックパターン発生ュニッ トは 任意に増減が可能であリ、 最適なテス トパタ ーン発生装置を構 成することができる。
    权利要求:
    Claims
    請 求 の 範 囲
    テストパターンがそれぞれ格鈉され、 インターリーブ動作 する N個の第 1のメモリ群と、 該第 1のメモリ群のインター リーブ動作を制御するインターリーブ制御器と、 上記第 1の メモリ群からの出力データを選択出力する第 1の選択器とか らなる第 1の出力手段と、 分岐後のテストパターンを格納す る第 2のメモリと、 上記第 1の出力手段の第 1のメモリ群の テストパターンの読み出しに分岐が生じた時に上記第 2のメ モリからテストパターンを読み出すように制御するメモリア クセス制御器とからなる第 2の出力手段と、 上記第 1の出力 手段のインタ一リーブ制御器と上記第 2の出力手段のメモリ アクセス制御器とを切換制御する切換制御器と、 上記第 1の 選択器からの出力データと上記第 2のメモリからの出力デ一 タが入力されそれらを選択出力する第 1の選択器とからなる 切換選択手段とを少なくとも備えてなるテストパターン発生 上記第 2のメモリは、 複数個の高速メモリと、 該複数個の 高速メモリの出力データ選択する出力選択回路とで構成した ことを特墩とする請求の範囲第 1項記載のテス卜パタ一ン発 複数個のアルゴリズミックパターン発生ユニットと、 該ュ ニッ 卜から発生するアルゴリズミックパターンを取り込み選 択的に出力するマルチプレクサとを備えるとともに、 上記各 ァルゴリズミックパターン発生ュニッ トは、 アルゴリズミッ クパターン発生器と、 この発生パターンを格納するメモリと. 該メモリの格納アドレスを指示するア ドレス指示手段と、 該 メモリへのデータ入力及びデータ出力を制御するコン トロー ル回路と、 上記メモリから読み出したァルゴリズミックパタ ーンを上記マルチプレクサに送出する手段とよりなるテスト パターン発生装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9032185B2|2015-05-12|Active memory command engine and method
    JP2740063B2|1998-04-15|半導体記憶装置
    JP3822412B2|2006-09-20|半導体記憶装置
    Scalera et al.1998|The design and implementation of a context switching FPGA
    US5305284A|1994-04-19|Semiconductor memory device
    US7302545B2|2007-11-27|Method and system for fast data access using a memory array
    KR100419902B1|2004-03-04|선형 피드백 쉬프트 레지스터를 이용한 고속 자체 테스트회로
    US7823024B2|2010-10-26|Memory hub tester interface and method for use thereof
    EP1010179B1|2002-03-06|Two step memory device command buffer apparatus and method and memory devices and computer systems using same
    US5568380A|1996-10-22|Shadow register file for instruction rollback
    EP0805460B1|2004-07-07|Integrated circuit having a built-in selft-test arrangement
    US9922725B2|2018-03-20|Integrated circuit defect detection and repair
    KR101404887B1|2014-06-10|멀티―디바이스 시스템을 테스트하는 회로 및 방법
    US6351787B2|2002-02-26|File memory device and information processing apparatus using the same
    US5539696A|1996-07-23|Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
    US6334174B1|2001-12-25|Dynamically-tunable memory controller
    JP2673298B2|1997-11-05|セルフテスト機能付半導体集積回路
    US5313624A|1994-05-17|DRAM multiplexer
    EP0472818B1|1998-12-30|Built-in self test for integrated circuits
    US6915413B2|2005-07-05|Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein
    KR100458371B1|2004-11-26|프로그램가능한 논리 셀 어레이의 구성 방법 및 구성 장치
    US5287472A|1994-02-15|Memory system using linear array wafer scale integration architecture
    US5475694A|1995-12-12|Fuzzy multiple signature compaction scheme for built-in self-testing of large scale digital integrated circuits
    US5179372A|1993-01-12|Video Random Access Memory serial port access
    US6701471B2|2004-03-02|External storage device and memory access control method thereof
    同族专利:
    公开号 | 公开日
    EP0211087A4|1987-07-06|
    EP0211087B1|1991-01-02|
    KR900002577B1|1990-04-20|
    KR870700140A|1987-03-14|
    US4759021A|1988-07-19|
    EP0211087A1|1987-02-25|
    DE3676377D1|1991-02-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1986-08-14| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    1986-08-14| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1986-09-25| WWE| Wipo information: entry into national phase|Ref document number: 1986901126 Country of ref document: EP |
    1987-02-25| WWP| Wipo information: published in national office|Ref document number: 1986901126 Country of ref document: EP |
    1991-01-02| WWG| Wipo information: grant in national office|Ref document number: 1986901126 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP1533985A|JPH0750155B2|1985-01-31|1985-01-31|アルゴリズミツクパタ−ン発生装置|
    JP60/15339||1985-01-31||
    JP60/41898||1985-03-05||
    JP60041898A|JPH0750156B2|1985-03-05|1985-03-05|メモリ読出制御装置|KR8670667A| KR900002577B1|1985-01-31|1986-01-31|테스트 패턴 제너레이터|
    DE8686901126A| DE3676377D1|1985-01-31|1986-01-31|Generator fuer testmuster.|
    [返回顶部]